PCIe 8.0草案出爐，資料傳輸率上看1TB/s

PCIe SIG指出，PCIe 8.0規格旨在提供高擴充性的互連方案，以支援新興應用包括AI、機器學習、高速網路、邊緣運算與量子運算，它也將支援資料密集市場如汽車、hyperscale資料中心、高效能運算（HPC）及軍事／航太業。

技術規格方面，PCIe 8.0延續過去幾代，每三年提高一倍的更新幅度。其單一通道（Lane）的原始位元速率，較2025年6月公佈的PCIe 7.0的128 GT/s提升為2倍來到256 GT/s。其x1單向頻寬也從前代16 GB/s來到32 GB/s。而在x16配置下，雙向總頻寬可達到1,024 GB/s，突破1 TB/s。

PCIe 8.0制訂目標除了傳輸速度外，也計畫改良連接器、降低延遲性、提升穩定性、提升有效頻寬利用率、降低耗電率等技術。PCIe 6/7/8已改用PAM4（四階振幅調變）訊號技術，但缺點是抗干擾力下降、BER（bit error rate），PCI-SIG暗示已在評估新連接器技術，Tom's Hardware報導可能導入光互連optical-aware retimer（光學感知重定時器）架構。

PCIe引入前向錯誤更正（Forward Error Correction，FEC）技術旨在解決PAM4的錯誤率，但也增加延遲性，因此最新版技術亦希望引入FEC技術提升通訊可靠性的同時，也能滿足低延遲性（Latency）目標。

PCIe 8.0也可能計畫藉FLIT-based編碼及錯誤管理以提升有效頻寬利用率。此外，隨著AI及HPC應用帶動電力需求，PCIe 8.0可望藉使用的更有效率SerDes（Serializer/Deserializer）、編碼及能源管理來降低功耗。最後，一如之前標準，PCIe 8.0持續追求和前代標準的回溯相容性。